### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平7-30408

(43)公開日 平成7年(1995)1月31日


H01L 21/82		庁内整理番号 9383-5J 8122-4M	FΙ			技術表示箇所		
H01L 21/82			H01L 審查請求	21/ 82		Α		
				未請求	請求項の数 6	OL	(全 7 ]	
(21)出願番号	特顧平5-167878		(71)出願人					
(00) (UES IT	₩ cħ E Æ (1003) 7		株式会社		11 <b>年</b> 704	P-14th		
(22) 出願日	平成5年(1993)7月7日		(72)発明者		県川崎市幸区堀川町72番地 ※藤			
		(12)76911	神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導体システム技術センター内					
			(72)発明者					
				神奈川県	【川崎市幸区堀)	町580	番1号 杉	
				式会社》	<b>東芝半導体シスラ</b>	テム技術	ヤンター	
			(74)代理人	弁理士	鈴江 武彦			

### (54) 【発明の名称】 半導体集積回路

#### (57)【要約】

【目的】この発明は、消費電流を低減できる半導体集積 回路を提供することを目的とする。

【構成】PLDに、出力信号をANDアレイにフィードバックして用いるか否かに応じてセンスアンプ回路SAの動作を制御するフィードバック制御回路26を設けている。このフィードバック制御回路26は、出力信号をANDアレイにフィードバックして用いる時には、出力信号の変化を検知するITD回路17から出力されるパルス信号Bをセンスアンプ回路SAに供給してイネーブル状態にし、フィードバックしない時にはパルス信号Bのセンスアンプ回路SAへの供給を阻止してディセーブル状態にすることにより、センスアンプ回路SAのイネーブル期間を短くして、無駄な消費電流を削減することを特徴としている。



1

#### 【特許請求の範囲】

【請求項1】 出力ビンまたは入出力ビンから出力され る信号の変化を検知してパルス信号を出力する第1の回 路と、このパルス信号に応答してイネーブル状態となる 第2の回路と、上記第1の回路から出力されるパルス信 号を上記第2の回路に伝達するか否かを制御する第3の 回路とを具備することを特徴とする半導体集積回路。

【請求項2】 出力ピンまたは入出力ピンから出力され る信号の変化と制御信号とに基づいてパルス信号を出力 ル状態となる第2の回路と、上記制御信号を出力して上 記第1の回路からパルス信号を出力するか否かを制御す る第3の回路とを具備することを特徴とする半導体集積 回路。

【請求項3】 前記第3の回路は、少なくとも1つの記 憶素子を有し、この記憶素子に記憶されたデータに基づ いて出力が変化することを特徴とする請求項1または2 に記載の半導体集積回路。

【請求項4】 前記第3の回路は、入出力ピンを信号入 力に用いるか、信号出力に用いるかを制御する回路を含 20 むことを特徴とする請求項1または2に記載の半導体集 積回路。

【請求項5】 プログラム可能な積項線を有し、入力信 号が供給されるANDアレイと、上記入力信号が供給さ れ、この入力信号の変化を検知して第1のパルス信号を 出力する第1のITD回路と、上記ANDアレイの出力 信号を増幅する第1のセンスアンプ回路と、プログラム 可能な和項線を有し、上記第1のセンスアンプ回路の出 力信号が供給されるORアレイと、上記ORアレイの出 力信号を増幅して出力する第2のセンスアンプ回路と、 この第2のセンスアンプ回路の出力を上記ANDアレイ にフィードバックするフィードバック手段と、上記第2 のセンスアンプ回路の出力信号の変化を検知して第2の パルス信号を出力する第2のITD回路と、上記フィー ドバック手段によって上記第2のセンスアンプ回路の出 力が上記ANDアレイにフィードバックされるか否かに 応じた制御信号を出力するフィードバック制御回路と、 このフィードバック制御回路から出力される制御信号に 基づいて、上記第2のセンスアンプ回路の出力が上記A NDアレイにフィードバックされる時に、上記第1及び 40 第2のITD回路から第1及び第2のパルス信号が出力 されている期間に上記第1及び第2のセンスアンブ回路 をイネーブル状態に設定し、上記第2のセンスアンプ回 路の出力が上記ANDアレイにフィードバックされない 時に、上記第1のパルス信号が出力されている期間に上 記第1及び第2のセンスアンプ回路をイネーブル状態に 設定する論理手段とを具備することを特徴とする半導体 集積回路。

【請求項6】 プログラム可能な積項線を有し、入力信 号が供給されるANDアレイと、上記入力信号が供給さ 50 を検知して一定幅のパルス信号Aを生成する。上記OR

れ、この入力信号の変化を検知して第1のパルス信号を 出力する第1のITD回路と、上記ANDアレイの出力 信号を増幅するセンスアンプ回路と、このセンスアンプ 回路の出力信号が供給されるOR回路と、このOR回路 の出力を上記ANDアレイにフィードバックするフィー ドバック手段と、上記OR回路の出力信号の変化を検知 して第2のパルス信号を出力する第2のITD回路と、 上記フィードバック手段によって上記OR回路の出力が 上記ANDアレイにフィードバックされるか否かに応じ する第1の回路と、このバルス信号に応答してイネーブ 10 た制御信号を出力するフィードバック制御回路と、この フィードバック制御回路から出力される制御信号に基づ いて、上記OR回路の出力が上記ANDアレイにフィー ドバックされる時に、上記第1及び第2の ITD回路か ら第1及び第2のパルス信号が出力されている期間に上 記センスアンプ回路をイネーブル状態に設定し、上記〇 R回路の出力が上記ANDアレイにフィードバックされ ない時に、上記第1のパルス信号が出力されている期間 に上記センスアンプ回路をイネーブル状態に設定する論 理手段とを具備することを特徴とする半導体集積回路。

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】との発明は、半導体集積回路に関 し、特にPLD(Programmable Logic Device )に関す

#### [0002]

【従来の技術】PLDは、ロジック回路がAND-OR の積和論理で構成できることを利用した論理LSIであ り、プログラム可能な積項線と和項線を持っており、ユ ーザーがプログラムすることにより、任意の論理回路を チップ内部に構成することが可能なデバイスである。す なわち、入力ピンから供給された入力信号に対し、任意 の論理出力を出力ピンから得ることが可能であり、必要 に応じて、その論理出力をフィードバックして積項線の 入力信号として使用することもできる。また、PLDで は、任意の論理回路を構成するために、EPROMやE <sup>2</sup> PROM等の記憶素子を使用しており、これらの記憶 素子の出力を増幅するためのセンスアンプ回路が内蔵さ れている。そして、上記センスアンプ回路の低消費電力 化のために、一定幅のパルス信号が出力されている期間 のみセンスアンプ回路をイネーブル状態にするための措 置が施されている。

【0003】図6は、上述したPLDの基本的なシステ ム構成を示すブロック図である。入力ピンから供給され た入力信号は、プログラム可能なANDアレイ11と1 TD (Input Transition Detector)回路12に入力さ れ、前者の出力はセンスアンプ回路13で感知増幅され てORアレイ14の入力端に、後者の出力はNAND回 路16の一方の入力端にそれぞれ供給される。上記IT D回路12は、入力ピンから供給された入力信号の変化

アレイ14の出力は、センスアンプ回路15で感知増幅 され、出力ピンまたは入出力ピンから出力される。

【0004】とのセンスアンプ回路15の出力は、AN Dアレイ11にフィードバックして入力信号としても使 用できるような構造になっており、これによってフィー ドバック信号が必要な順序回路等の構成も可能となって いる。また、上記センスアンプ回路15の出力信号はI TD回路17に供給され、このITD回路17により出 力信号の変化が検知されると、一定幅のパルス信号Bが 生成されて上記NAND回路16の他方の入力端に供給 10 される。上記ITD回路17は、出力信号をプログラム 可能なANDアレイ11 (積項線) に入力信号としてフ ィードバックする際に、出力信号の変化を検知するため のものである。上記NAND回路16から出力される制 御信号Eに応答して、上記センスアンプ回路13,15 がイネーブル状態となる。そして、出力ピンまたは入出 カピンから積項線と和項線のプログラムに応じた所望の 論理信号を出力するようになっている。

【0005】図7は、上記図6におけるITD回路1 2, 17とその周辺回路を抽出して示している。図8 は、この図7に示した回路における各信号のタイミング チャートである。また、図9は図6及び図7に示した回 路におけるITD回路12,17の構成例を示し、図1 0は上記図9の回路の入力信号と出力信号の関係を示し ている。

【0006】図7に示す如く、入力ピンから供給された 入力信号は、バッファ18を介してITD回路12に供 給される。一方、バッファ19から入出力ピンを介して 出力される出力信号は、バッファ20を介してITD回 路17に供給される。ITD回路12は入力信号の変化 30 を検知してパルス信号Aを生成し、ITD回路17は出 力信号の変化を検知してバルス信号Bを生成する。これ らパルス信号A、BはそれぞれNAND回路16に供給 される。このNAND回路16の出力は、制御信号Eと してセンスアンプ回路SA(図6のセンスアンプ回路1 3, 15に対応する)の動作を制御する制御入力端に供 給される。なお、上記バッファ19は、OE (Output E nable ) 信号により動作が制御され、入出力ピンはこの バッファ19がイネーブル状態のとき信号出力、ディセ ーブル状態のときには信号入力に用いられる。

【0007】ITD回路12, 17はそれぞれ、図9に 示すように排他的NOR回路21及び遅延回路として働 く複数のインバータ22,23,24から構成されてお り、図10に示すように入力信号INが変化すると上記 インバータ22、23、24の各遅延時間Δt1, Δt 2. △t3の和△Tに対応した幅のパルス信号OUT (バルス信号AまたはB)を出力する。

【0008】上記のような構成において、図8に示すよ うに入力信号が変化して入力ピンの電位が"L"レベル

Tの期間だけ"L"レベルとなるパルス信号Aを出力す る。上記入力信号の供給によってAND-ORの論理演 算が行われ、演算結果がバッファ19を介して入出力ピ ンから出力されると、ITD回路17によって出力信号 の変化が検知され、同じく ATの期間 "L" レベルとな るパルス信号Bが出力される。よって、NAND回路1 6から出力される制御信号Eは、バルス信号Aが"L" レベルに低下してからパルス信号Bが"H"レベルに立 ち上がるまでの期間"H"レベルとなり、この期間セン スアンプ回路SA(13, 15)がイネーブル状態とな る。すなわち、両ITD回路12,17の少なくとも一 方から出力されるパルス信号が "L" レベルの期間はN AND回路16の制御信号Eが"H"レベルとなり、セ ンスアンプ回路SAがイネーブル状態になる。一方、セ ンスアンプ回路SAは、制御信号Eが"L"レベルの期 間は前のサイクルの出力データを保持しており、この期 間は消費電流が小さくなっている。従って、ITD回路 12, 17によって、センスアンプ回路SA(13, 1 5)を増幅動作が必要なときにイネーブル状態、不要な 20 ときにはディセーブル状態に切換えることができるの で、消費電流を低減できる。

【0009】しかしながら、上記のような構成では、セ ンスアンプ回路15の出力信号をANDアレイにフィー ドバックして使用しない場合にも、出力ピンあるいは入 出力ピンから出力される信号の変化を検知してバルス信 号Bが発生するため、イネーブル状態にする必要がない にも拘らずセンスアンプ回路13,15がイネーブル状 態となり、無駄な電流を消費する欠点がある。

【発明が解決しようとする課題】上述したように、従来 の半導体集積回路は、出力ピンまたは入出力ピンから出 力される信号の変化を検知して回路のイネーブル状態と ディセーブル状態とを切換えるため、必要がない場合に も回路がイネーブル状態となり、無駄な電流を消費する という問題があった。この発明は上記のような事情に鑑 みてなされたもので、その目的とするところは、消費電 流を低減できる半導体集積回路を提供することにある。 [0011]

【課題を解決するための手段】すなわち、請求項1に示 40 すこの発明の半導体集積回路は、出力ピンまたは入出力 ピンから出力される信号の変化を検知してパルス信号を 出力する第1の回路と、このバルス信号に応答してイネ ーブル状態となる第2の回路と、上記第1の回路から出 力されるパルス信号を上記第2の回路に伝達するか否か を制御する第3の回路とを具備することを特徴とする。 【0012】請求項2の半導体集積回路は、出力ピンま たは入出力ビンから出力される信号の変化と制御信号と に基づいてパルス信号を出力する第1の回路と、このパ ルス信号に応答してイネーブル状態となる第2の回路 から"H"レベルに立ち上がると、ITD回路12は $\Delta$  50 と、上記制御信号を出力して上記第1の回路からパルス

信号を出力するか否かを制御する第3の回路とを具備す るととを特徴とする。

【0013】また、請求項5に示すこの発明の半導体集 積回路は、プログラム可能な積項線を有し、入力信号が 供給されるANDアレイと、上記入力信号が供給され、 この入力信号の変化を検知して第1のパルス信号を出力 · する第1のITD回路と、上記ANDアレイの出力信号 を増幅する第1のセンスアンプ回路と、プログラム可能 な和項線を有し、上記第1のセンスアンプ回路の出力信 号が供給されるORアレイと、上記ORアレイの出力信 10 号を増幅して出力する第2のセンスアンプ回路と、この 第2のセンスアンプ回路の出力を上記ANDアレイにフ ィードバックするフィードバック手段と、上記第2のセ ンスアンプ回路の出力信号の変化を検知して第2のバル ス信号を出力する第2のITD回路と、上記フィードバ ック手段によって上記第2のセンスアンプ回路の出力が 上記ANDアレイにフィードバックされるか否かに応じ た制御信号を出力するフィードバック制御回路と、この フィードバック制御回路から出力される制御信号に基づ いて、上記第2のセンスアンプ回路の出力が上記AND 20 アレイにフィードバックされる時に、上記第1及び第2 の I T D 回路から第1及び第2のパルス信号が出力され ている期間に上記第1及び第2のセンスアンプ回路をイ ネーブル状態に設定し、上記第2のセンスアンプ回路の 出力が上記ANDアレイにフィードバックされない時 に、上記第1のパルス信号が出力されている期間に上記 第1及び第2のセンスアンプ回路をイネーブル状態に設 定する論理手段とを具備することを特徴とする。

【0014】請求項6の半導体集積回路は、プログラム 可能な積項線を有し、入力信号が供給されるANDアレ 30 イと、上記入力信号が供給され、この入力信号の変化を 検知して第1のパルス信号を出力する第1のITD回路 と、上記ANDアレイの出力信号を増幅するセンスアン プ回路と、このセンスアンプ回路の出力信号が供給され るOR回路と、CのOR回路の出力を上記ANDアレイ にフィードバックするフィードバック手段と、上記OR 回路の出力信号の変化を検知して第2のパルス信号を出 力する第2のITD回路と、上記フィードバック手段に よって上記OR回路の出力が上記ANDアレイにフィー ードバック制御回路と、このフィードバック制御回路か ら出力される制御信号に基づいて、上記〇R回路の出力 が上記ANDアレイにフィードバックされる時に、上記 第1及び第2の ITD回路から第1及び第2のバルス信 号が出力されている期間に上記センスアンプ回路をイネ ーブル状態に設定し、上記OR回路の出力が上記AND アレイにフィードバックされない時に、上記第1のバル ス信号が出力されている期間に上記センスアンプ回路を イネーブル状態に設定する論理手段とを具備することを 特徴とする。

[0015]

【作用】請求項1及び2のような構成によれば、第3の 回路から出力される制御信号による制御に基づいて、第 1の回路から出力されるパルス信号を選択的に無効にで きるので、不要な時には第2の回路をディセーブル状態 にすることにより消費電流を低減できる。

6

【0016】請求項5の構成では、フィードバック制御 回路から出力される制御信号に基づいて、第2のセンス アンプ回路の出力がANDアレイにフィードバックされ ない時には、論理手段で第2のITD回路の出力を無効 にするので、第1、第2のセンスアンプ回路をイネーブ ル状態にする期間を短くして、無駄な消費電流を低減で

【0017】また、請求項6の構成では、フィードバッ ク制御回路から出力される制御信号に基づいて、OR回 路の出力がANDアレイにフィードバックされない時に は、論理手段で第2のITD回路の出力を無効にするの で、センスアンプ回路をイネーブル状態にする期間を短 くして、無駄な消費電流を低減できる。

[0018]

【実施例】以下、との発明の一実施例について図面を参 照して説明する。図1は、この発明の第1の実施例に係 る半導体集積回路について説明するためのもので、IT D回路12, 17とその周辺回路を抽出して示してい る。との図1は上記図7に示した回路に対応するもので あり、PLDの基本的なシステム構成は上記図6と同様 である。図2は上記図1に示した回路における各信号の タイミングチャート、図3は上記図1に示したフィード バック制御回路の構成例を示す回路図である。

【0019】図1に示すように、入力ピンから供給され た入力信号はバッファ18を介してITD回路12に供 給され、バッファ19から入出力ピンを介して出力され る出力信号(入出力ビンが信号入力用に用いられる場合 は入力信号)はバッファ20を介してITD回路17に 供給される。ITD回路12は、入力信号の変化を検知 して一定期間 "L" レベルとなるパルス信号Aを生成 し、ITD回路17は出力信号(または入力信号)の変 化を検知して一定期間 "L" レベルとなるパルス信号B を生成するように構成されている。上記バルス信号Aは ドバックされるか否かに応じた制御信号を出力するフィ 40 NAND回路16の一方の入力端に、上記パルス信号B はOR回路25の一方の入力端にそれぞれ供給される。 とのOR回路25の他方の入力端にはフィードバック制 御回路26の出力信号Cが供給され、その出力信号Dが 上記NAND回路16の他方の入力端に供給される。上 記フィードバック制御回路26は、記憶素子、例えばE <sup>2</sup> PROMを備え、このE<sup>2</sup> PROMに予め記憶したデ ータに応じて "H" レベルまたは "L" レベルの信号C を出力する。との信号Cは、出力信号がプログラム可能 な積項線に入力信号としてフィードバックされない場合 50 は"H"レベル、フィードバックされる場合は"L"レ

ベルとなるようにE'PROMの記憶データが決定され る。そして、NAND回路16から出力される制御信号 Eがセンスアンプ回路SA(図6のセンスアンプ回路1 3. 15に対応する)の制御入力端に供給され、イネー ブル状態とディセーブル状態とが切換え制御される。こ のセンスアンプ回路SAは、NAND回路16から出力 される制御信号Eが"H"レベルの時にはイネーブル状 態、"L"レベルの時にはディセーブル状態(データ保 持状態)になる。なお、上記バッファ19は、OE信号 により動作が制御され、入出力ピンはこのバッファ19 10 がイネーブル状態のとき出力ピン、ディセーブル状態の ときには入力ピンとして働く。

【0020】上記フィードバック制御回路26は、例え ば図3に示すように、読み出し用セレクトゲートN1、 データ記憶用のセルトランジスタN2、書き込み用セレ クトゲートN3、プルアップ用トランジスタP1及びイ ンバータ27から構成されている。上記セレクトゲート N1、セルトランジスタN2及びセレクトゲートN3 は、上記インバータ27の入力端と接地点間に直列接続 用の信号RG、上記トランジスタN2のコントロールゲ ートには信号CG、上記セレクトゲートN3のゲートに は書き込み用の信号WGがそれぞれ供給される。これら セレクトゲートN1、セルトランジスタN2及びセレク トゲートN3は、いわゆる3トランジスタ型のE'PR OMセルを構成している。また、上記トランジスタP1 のドレイン、ソースは、上記インバータ27の入力端と 電源Vcc間に接続され、そのゲートはインバータ27の 出力端に接続される。そして、このインバータ27の出 カ信号Cを図1に示したOR回路25に供給するように 30 なっている。

【0021】上記のような構成のフィードバック制御回 路26において、データの読み出しの時には、信号RG 及びWGを共に"H"レベル、信号CGを"L"レベル に設定する。この時、トランジスタN2に書き込みが行 われていれば(フローティングゲートから電子が放出さ れていれば)、セレクトゲートN1、セルトランジスタ N2及びセレクトゲートN3が全てオン状態となるた め、インバータ27の入力端が"L"レベルとなり、出 タN2が書き込まれていない場合には、このセルトラン ジスタN2がオフ状態であるため、インバータ27の入 力端がプルアップ用トランジスタP1により"H"レベ ルにプルアップされ、この回路26の出力信号Cは "L" レベルとなる。

【0022】次に、上記のような構成において図1に示 した回路の動作を説明する。まず、出力ピン(入出力ビ ンが出力ピンとして使用される場合も含む)の信号がプ ログラム可能な積項線に入力信号としてフィードバック される場合を考える。との時、フィードバック制御回路 50 アンブ回路SAをイネーブル状態にする期間を短くでき

26は出力信号Cが"L"レベルとなるようにセルトラ ンジスタN2に書き込みが行われる。よって、入力信号 の変化を ITD回路 12が検知すると ΔTの期間 "L" レベルとなるパルス信号AがNAND回路16に供給さ れると共に、出力信号の変化をITD回路17が検知す るとΔTの期間"L"レベルとなるパルス信号BがOR 回路25を介してNAND回路16に供給される。この 結果、NAND回路16から出力される制御信号Eは、 従来の回路と同様に I T D 回路 1 2 のパルス信号Aが "L"レベルに低下してからITD回路17のパルス信 号Bが"H"レベルに立ち上がるまでの期間"H"レベ ルとなり、この期間はセンスアンプ回路SAがイネーブ ル状態になる。

R

【0023】次に、出力ピンの信号が、プログラム可能 な積項線に入力信号としてフィードバックされない場合 について考える。この時、フィードバック制御回路26 のセルトランジスタN2には書き込みが行われないので 出力信号Cは"H"レベルとなり、OR回路25の出力 信号Dは"H"レベルで固定される。従って、出力信号 される。上記セレクトゲートN1のゲートには読み出し 20 の変化を検知してITD回路17からパルス信号Bが出 力されてもNAND回路16には伝達されず、このNA ND回路16の出力信号Eは入力信号の変化によりIT D回路12で生成されたパルス信号Aの幅と等しくな る。すなわち、図2に示すように、制御信号Eは、パル ス信号Aが"L"レベルに低下してからこのパルス信号 Aが "H" レベルに立ち上がるまでの△Tの期間 "H" レベルとなる。従って、出力信号のフィードバックを行 わず、センスアンプ回路SAを動作させる必要がない場 合には、パルス信号Aの"L"レベルから"H"レベル への立ち上がりから、パルス信号Bの"L"レベルから "H"レベルへの立ち上がりまでの期間△L(図2にハ ッチングを付した部分に相当する時間)だけセンスアン プ回路SAのイネーブル期間を短くできるので、無駄な 消費電流を低減して低消費電力化できる。

【0024】また、入出力ピンが入力用に使用される場 合には、フィードバック制御回路26の出力信号Cが "し"レベルとなるようにセルトランジスタN2に書き 込みを行えば、ITD回路17のパルス信号BはOR回 路25を介してNAND回路16に供給される。よっ 力信号Cは"H"レベルとなる。一方、セルトランジス 40 て、NAND回路16の出力信号Eは、ITD回路12 のパルス信号Aが"L"レベルに低下してからITD回 路17のパルス信号Bが"H"レベルに立ち上がるまで の期間"H"レベルとなるので、この期間中センスアン プ回路SAをイネーブル状態にして動作させることがで き、正常動作が得られる。

> 【0025】上述したように、第1の実施例では、出力 信号をANDアレイ11にフィードバックして使用しな い場合には、フィードバック制御回路26とOR回路2 5によってITD回路17の出力を無効にして、センス

るので、無駄な消費電流を低減できる。

【0026】図4は、この発明の第2の実施例について 説明するためのもので、上記図1に示した回路における ITD回路17の入力段にフィードバック制御回路26 の出力信号Cを供給してバルス信号Bを生成するか否か を制御している。図示しない他の回路構成は図1と同様 である。すなわち、上記第1の実施例では〇R回路25 でITD回路17のバルス信号Bとフィードバック制御 回路26の出力信号Cの論理和を取ってNAND回路1 6に供給したのに対し、この回路ではITD回路17に 10 たが、データを記憶できる素子であればRAMやPRO バッファ20から供給される入力信号INとフィードバ ック制御回路26の出力信号CをOR回路27に供給し て論理和をで取り、このOR回路27の出力信号をIT D回路17に供給するようにしている。ITD回路17 は、排他的NOR回路28と遅延回路として働く複数の インバータ29、30、31とで構成しており、その出 力信号B ´をNAND回路16の他方の入力端に供給す

【0027】出力信号をフィードバックして使用する場 合、及び入出力ピンを入力ピンとして使用する場合に は、上記第1の実施例と同様にフィードバック制御回路 26の出力信号Cを"L"レベルで固定する。これによ って、入力信号 I Nの変化によって排他的NOR回路2 8から一定期間 "L" レベルとなるパルス信号B が出 力される。従って、従来の回路と同様に [ TD回路 1 2 から出力されるパルス信号Aが"L"レベルに低下して から、ITD回路17から出力されるパルス信号B´が "H"レベルに立ち上がるまでの期間センスアンプ回路 SAがイネーブル状態となる。

【0028】一方、出力信号をフィードバックして使用 30 しない場合には、図5に示すようにフィードバック制御 回路26の出力信号Cを"H"レベルで固定する。これ によって、入力信号 I Nのレベルに拘らずOR回路27 の出力信号が"H"レベルで固定されるので、排他的N OR回路28の出力信号B´は"H"レベルに固定され る。よって、センスアンプ回路SAは、入力ピンに接続 されたITD回路12のパルス信号Aが"L"レベルの 期間にのみイネーブル状態となる。

【0029】従って、図4に示すような構成であっても 基本的には上記第1の実施例と同様な動作を行い、同じ(40)回路)、13,15…センスアンプ回路(第2の回 効果が得られる。なお、上記実施例ではANDアレイと ORアレイとを有する2面型のPLDを例に取って説明 したが、この発明はANDアレイと固定OR回路とを有\*

\*する1面型、いわゆるPAL型のPLDにも適用可能で ある。PAL型の場合には、ORアレイに代えてOR回 路が設けられ、ORアレイ用のセンスアンブ回路は不要 になる。

10

【0030】また、上記第1, 第2の実施例ではフィー ドバック制御回路26内にフィードバックを行うか否か に応じたデータを記憶するE'PROMセルを設け、こ のE'PROMセルの記憶データを読み出してセンスア ンプ回路SAの動作を制御する場合を例にとって説明し M等他の記憶素子を用いることができるのは勿論であ る。

#### [0031]

【発明の効果】以上説明したように、この発明によれ ば、消費電流を低減できる半導体集積回路が得られる。 【図面の簡単な説明】

【図1】 この発明の第1の実施例に係る半導体集積回路 について説明するためのもので、PLDにおけるITD 回路とその周辺回路を抽出して示す図。

【図2】上記図1に示した回路における各信号のタイミ 20 ングチャート。

【図3】上記図1に示したフィードバック制御回路の構 成例を示す回路図。

【図4】この発明の第2の実施例に係る半導体集積回路 について説明するためのもので、上記図1におけるIT D回路とその周辺回路の一部を抽出して示す図。

【図5】上記図4に示した回路における各信号のタイミ ングチャート。

【図6】 P L D の基本的なシステム構成を示すブロック 図。

【図7】上記図6におけるITD回路とその周辺回路を 抽出して示す図。

【図8】上記図7に示した回路のタイミングチャート。

【図9】上記図6及び図7に示した回路におけるITD 回路の回路構成例を示す図。

【図10】上記図9に示した回路における入力信号と出 力信号のタイミングチャート。

#### 【符号の説明】

11…ANDアレイ、12, 17…ITD回路(第1の 路)、14…ORアレイ、16…NAND回路、25… OR回路、26…フィードバック制御回路(第3の回 路)、N2···E'PROM(記憶素子)。

【図5】

軍レベル協定 甘レベル固定 【図9】

